第2章 晶体管登场：器件物理与建模

第2章 晶体管登场：器件物理与建模

章节摘要：第 1 章准备好了 n 型与 p 型硅这两种"食材"，本章把它们做成第一代可用的开关：先从 PN 结与双极晶体管（BJT）讲起，理解"电流控制电流"的放大逻辑；再进入统治集成电路五十年的 MOSFET，把阈值电压、跨导、输出特性这些核心公式一个个算清楚；最后升级到 FinFET 与 GAAFET，看器件如何从平面走向立体。本章同时介绍 SPICE 紧凑模型——把物理器件翻译成电路仿真器能算的数学。

学习目标

读完本章，你应当能够：

1. 推导 PN 结内建电势与耗尽区宽度公式，解释单向导电与结电容的来源。
2. 说明 BJT 的共射电流增益 β 从何而来，以及它为何不适合大规模数字集成。
3. 用阈值电压公式计算工艺参数（掺杂、氧化层厚度、功函数差）对 Vth 的影响。
4. 区分 MOSFET 的线性区、饱和区，计算饱和漏电流与跨导。
5. 解释短沟道效应、DIBL 与亚阈值摆幅，说明它们为何逼出了 FinFET。
6. 说出 BSIM 类紧凑模型在电路仿真链路中的角色与基本构成。

核心概念速览

一句话金句：BJT 用电流管理电流，MOSFET 用电压管理电流——后者栅极几乎不取电流，这才让上亿个开关可以并联在一片硅上。

子章节导航

• 2.1 PN结与BJT：第一批开关——从耗尽区、内建电势讲起，看二极管的指数特性如何直接变成 BJT 的放大能力。
• 2.2 MOSFET：场效应统治一切——MOS 电容的反型机制、阈值电压的完整公式、I-V 特性与跨导，CMOS 的物理内核。
• 2.3 FinFET与GAAFET：立体栅极时代——平面器件缩小到 20 多纳米后短沟道效应失控，栅极从上面压改成三面围、四面围。

器件六十年演化全景

子章节之间的逻辑关系

本章是一条"结构复杂化"的阶梯：两个区域对接成 PN 结，两个结背靠背构成 BJT，给结加上栅极绝缘层得到 MOS 结构，栅压反型成沟道便是 MOSFET，把沟道立起来就是 FinFET。每一节都复用上一节的物理。

   n硅 + p硅  2.1 ──►  PN结：耗尽区/内建电势/单向导电
        │  再加一个区
        ▼
   BJT  2.1 ──►  电流放大β，但静态功耗大
        │  换控制方式：场效应
        ▼
   MOSFET  2.2 ──►  阈值电压/I-V/跨导，CMOS基础
        │  沟道缩短失控
        ▼
   FinFET/GAA  2.3 ──►  立体栅控，交给第3/4章当电路积木
​

前置知识与后续延伸

前置：第 1 章的载流子、掺杂与迁移率公式，本章会直接调用。

延伸：本章的 MOSFET 模型是第 3 章模拟放大器与第 4 章数字逻辑门的直接积木；紧凑模型是第 6 章 SPICE 仿真的内核；短沟道效应的尽头是第 9 章新器件的起点。

学到什么程度算过关

检验本章掌握程度的标准有三条。第一，拿到一份工艺手册上的器件参数表，能立刻指出哪些是设计可调项、哪些是工艺定死项，并说出每调一项的连锁代价。第二，看到一个电路的仿真结果与实测偏差，能沿着模型、寄生、涨落三条线索分头排查，而不是笼统归咎于模型不准。第三，面对为什么这个节点换新器件后漏电好了但模拟性能变差这类综合问题，能把静电控制、离散宽度、低摆幅三条因果链讲清楚。建议读者把本章各节的计算脚本串起来用：先扫一遍连续设计空间，再用离散化规则把结果取整，体会从纸面到工程落地的距离。器件是电路的地基，地基的每一条裂缝都会在楼上放大成裂缝。