文档摘要

6.1 硬件加速：FPGA、ASIC 与 GPU 的竞赛格局 本节摘要：同态计算的性能瓶颈在内存带宽而非算力，这一判断决定了三类硬件路线的形态：图形处理器生态成熟、以带宽换吞吐；现场可编程门阵列用可重构流水线换能效；专用加速器为同态负载定制数据通路与片上内存，宣称再提一至两个数量级。本节拆解瓶颈来源、三条路线的代表性工作与量级收益，给出负载与硬件的匹配建议。 会员。《6.1 硬件加速：FPGA、ASIC 与 GPU》收录于灏天文库文集《同态加密 (Homomorphic Encryption) 概念与前沿》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/527-%E5%90%8C%E6%80%81%E5%8A%A0%E5%AF%86-homomorphic-encryption-%E6%A6%82%E5%BF%B5%E4%B8%8E%E5%89%8D%E6%B2%BF

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流