4.1 顺序执行、跳转、分支与异常处理机制

文档摘要

4.1 顺序执行、跳转、分支与异常处理机制 4.1 顺序执行、跳转、分支与异常处理机制在现代计算体系结构中，指令集架构（Instruction Set Architecture, ISA）不仅是硬件与软件之间的契约，更是程序行为语义的最终裁决者。而“执行模型”作为ISA的核心支柱之一，决定了处理器如何解释和推进指令流。其中，“顺序执行、跳转、分支与异常处理机制”构成了控制流语义的四大基本构件。它们共同编织出程序动态行为的骨架——从最朴素的线性推进，到条件抉择的逻辑分叉，再到突发中断的上下文切换。理解这些机制，不仅关乎性能优化与安全防护，更触及计算本质：程序究竟是如何“流动”的？顺序执行：程序行为的默认节奏在理想化的抽象模型中，程序是一串按地址递增顺序排列的指令序列。