7.2 频率合成与分配技术

7.2 频率合成与分配技术

本节摘要：守时实验室造出的 10 MHz 参考频率，要经过合成（变成雷达、通信、加速器需要的任意频率）与分配（送到楼里每一台设备）两道工序才产生价值。本节拆解三条合成路线（锁相环、直接数字合成、直接模拟合成）的相位噪声性格，讲清分配环节的隔离、相噪与电缆温漂三座大山，并算一笔驻留时钟（holdover）的预算账——断链之后，设备靠什么撑住微秒级的底线。

一台原子钟的输出朴素到只有三样东西：10 MHz 正弦信号、每秒一个脉冲的 1PPS、以及时间码。而用户设备要的频率五花八门——雷达要 L 波段、通信基站要毫米波、加速器要几百兆赫兹的射频场。频率合成负责从 10 MHz 长出这些频率；分配负责把它们无损地送进每一间机房。这两道工序的质量决定了一个残酷的事实：许多系统的时间问题，病根不在钟，而在钟之后的那一段电路。

三条合成路线：精度、速度与杂散的三角

锁相环（PLL）合成是工业标准路线：压控振荡器产生目标频率，与参考频率分频后比相，误差电压把振荡器锁死在参考的整数或小数倍频上。它的性格由"牵引"二字决定——输出继承了参考的长期准确度，但相噪在环内是折中的：参考相噪在低频段直通，压控振荡器噪声在高频段穿环而出，设计者的手艺全在环路带宽的取舍里。**直接数字合成（DDS）**走另一极端：相位累加器加查表数模变换，频率切换快到微秒级、分辨率做到微赫兹，代价是杂散丰富（奈奎斯特镜像、相位截断毛刺），需要滤波与仔细的频率规划。直接模拟合成最古老也最"贵"：用倍频、分频、混频的硬组合从参考直接搭出目标频率，相噪最低、杂散最可控，但一颗频率一套硬件，扩展性差——雷达与射电天文里它仍是首选，因为那里容不下环路的相噪本底。

三条路线的选型口诀：要快与灵活选 DDS，要通用与低成本选 PLL，要极致相噪选直接模拟；工程上常见混编——DDS 做细调、PLL 做倍频、直接合成做本振底座。

分配：三座大山

合成好的信号要送进楼里几百台设备，分配放大器的性能指标读起来枯燥，失效起来惊心。第一座山是隔离度：几百路输出共用一个输入，任何一路的负载变化、反射乃至短路都会顺着内部分布参数污染其余各路。分配放大器的隔离度普遍要求九十到一百二十分贝——相当于把"邻居的噪音"衰减十亿倍。第二座山是附加相噪：放大与切换电路自己的噪声本底会叠加在信号上，一台好放大器的附加相噪必须比钟低一个数量级，否则几百米的分配链路就把钟的干净频率"腌"成了噪声汤。第三座山是电缆温漂：同轴电缆的介电常数随温度变化，十米 RG-58 一昼夜温差就能引入数十皮秒的时延漂移；1PPS 的分配对此尤其敏感。对策是温度系数低的稳相电缆（相温漂可低至每米每开尔文一皮秒以内）、恒温走线槽，或者反向测量补偿——发一个信号绕环回来测净时延，实时扣掉。

分配设计还有一条守时界独有的纪律：任何一台设备的故障，不允许成为其他设备的时间故障。 这意味着星形拓扑优于菊花链、每路独立放大优于功分硬分、关键链路双路由热备。5.4 节白兔协议的逐跳标定思想，放到分配环节就是这套纪律的微观版。补充一条容易被漏掉的细节：参考信号进入每台设备前的"最后一米"通常交给隔离放大器或缓冲器，它的作用是在设备侧故障（接口烧毁、电缆短路）时把伤害挡在钟房之外——分配系统设计的第一性原理不是把信号送到，而是无论发生什么都不让任何一台终端反过来污染信号源。

驻留：断链之后的时间

分配链总会断：GNSS 天线被雷劈、上游光缆被挖断、主钟维护停机。断链期间靠什么维持时间？答案是驻留（holdover）：本地留一台次级振荡器，记住断链前最后的频率与相位，靠记忆续命。驻留预算的算法很直白：允许的时间误差除以振荡器的老化率与温漂率，就是可驻留的时长。

def holdover_hours(err_budget_ns, aging_per_day, temp_coeff_ps_per_k,
                   dtemp_k=5.0, freq_offset_ns_per_day=0.0):
    """估算断链后可维持的时间误差预算（小时）
    err_budget_ns      允许累积的时间误差（ns）
    aging_per_day      振荡器日老化率（无量纲分数，如 5e-10）
    temp_coeff_ps_per_k 频率温度系数（相对值/开尔文 ×1e12 折算 ps）"""
    sec_per_day = 86400.0
    # 日老化带来的时间累积（近似）：分数老化 × 一天的秒数
    t_aging_ns = aging_per_day * sec_per_day * 1e9
    t_temp_ns = temp_coeff_ps_per_k * dtemp_k          # 温漂一天近似按温差全量
    total_ns_per_day = t_aging_ns + t_temp_ns + freq_offset_ns_per_day
    return err_budget_ns / total_ns_per_day * 24.0

# 例：恒温锂灯铷钟，日老化 5e-10，温漂 20 ps/K × 5 K
h = holdover_hours(1000.0, 5e-10, 20.0)
print(f"铷钟驻留 1 微秒预算 ≈ {h:.1f} 小时")
# 恒温晶振（OCXO）：日老化 5e-10 量级相近但温漂大一个量级，预算通常 <1 天
# 芯片级原子钟 CSAC：功耗 120 mW，日漂 9e-10，驻留约 1 天
​

账本读法：要撑一天，预算就得放宽到几微秒；要撑一微秒，就得把驻留钟升格为更好的铷钟甚至小型氢脉泽，并把机房的温度稳定住。7.3 节的各行业精度门槛，最终都要落在这道除法上——同步方案的成本，等于精度预算除以驻留时长。

本节要点回顾

• 三条合成路线：PLL 通用折中、DDS 快而杂散多、直接模拟合成相噪最低；工程上常三者混编。
• 分配三座大山：九十到一百二十分贝的隔离度、比钟低一个量级的附加相噪、皮秒级温漂的电缆时延。
• 星形拓扑与每路独立放大是分配纪律：任何单点故障不得污染其余用户。
• 驻留预算 = 误差预算 ÷（老化累积 + 温漂累积）；方案成本随精度与驻留时长同步上涨。

钟稳了、信号送到了，最后一道工序是回答"现在几点真的对吗"——下一节进入产业现场，看各行业的精度门槛与完好性监测。