2.1.1.1 原理：定时器中断与PC采样

文档摘要

2.1.1.1 原理：定时器中断与PC采样 2.1.1.1 原理：定时器中断与PC采样在性能调优的深水区，开发者常会陷入一种“观测者悖论”：为了看清系统的运行状态，我们不得不插入大量的监控代码（Instrumentation），但这些代码本身带来的开销（Overhead）却又扭曲了原始的性能表现。这种矛盾在处理微秒级的延迟抖动或高并发下的锁竞争时尤为突出。无侵入采样（Statistical Sampling）提供了一种优雅的解法。它不试图记录每一个函数的进入与退出，而是像高速摄影机一样，以固定的频率对 CPU 进行“快照”。而这一技术的核心基石，正是定时器中断（Timer Interrupt）与程序计数器（Program Counter, PC）采样。