5.2.2 抢占与子优先级机制（ARM Cortex-M）

文档摘要

5.2.2 抢占与子优先级机制（ARM Cortex-M） 5.2.2 抢占与子优先级机制（ARM Cortex-M）在嵌入式实时系统中，中断响应的及时性与可预测性直接决定了系统的可靠性。ARM Cortex-M 系列处理器凭借其精巧的 NVIC（Nested Vectored Interrupt Controller）架构，为开发者提供了强大而灵活的中断优先级管理机制。其中，抢占优先级（Preemption Priority）与子优先级（Subpriority）的协同设计，正是实现高效、可嵌套中断处理的核心所在。然而，许多工程师在使用这一机制时，往往仅停留在“设置优先级寄存器”的表层操作，对背后的工作原理、配置陷阱以及实际调度行为缺乏深入理解。