1.2.1.3 进位链 (Carry Chain) 优化

文档摘要

1.2.1.3 进位链 (Carry Chain) 优化 1.2.1.3 进位链 (Carry Chain) 优化在 FPGA 高速数字电路设计的征途上，没有什么比一个看似简单的加法器在时序收敛阶段突然变成拦路虎更让人感到挫败的了。许多工程师在编写 Verilog 代码时，习惯于使用或这样直观的语句，并理所当然地认为综合工具会智能地将其映射到芯片内部最高效的硬件资源上。然而，当设计频率攀升至 400MHz 甚至更高，且位宽达到 64 位、128 位乃至 256 位时，这种天真往往会付出惨痛的代价。进位链，这个隐藏在可编程逻辑单元（CLB）深处、专为算术运算设计的快速通路，一旦使用不当，便会从加速引擎蜕变为时序违例的罪魁祸首。