3.3.2 布线延迟估计与关键路径优化

文档摘要

3.3.2 布线延迟估计与关键路径优化 3.3.2 布线延迟估计与关键路径优化在先进制程的物理设计浪潮中，我们正身处一个互连延迟主导的时代。当工艺节点迈进 7nm 乃至 5nm 以下，晶体管的本征延迟日益缩小，而金属连线带来的寄生电阻与电容却并未按比例缩减，反而因线宽变窄、间距减小而愈发显著。此时，布局布线中的“布线延迟估计与关键路径优化”不再仅仅是流程中的一个步骤，它是决定芯片能否按时交付、能否达到频率目标的生死关卡。许多工程师在面对时序收敛（Timing Closure）的困境时，往往感到像是在迷雾中驾驶，明明已经插入了缓冲器，提升了驱动能力，时序却依然违例。这背后的根源，往往在于对延迟估计模型的误解以及对关键路径优化策略的机械式应用。