3.4.1 建立时间 (Setup Time) 与保持时间 (Hold Time) 检查

文档摘要

3.4.1 建立时间 (Setup Time) 与保持时间 (Hold Time) 检查 3.4.1 建立时间 (Setup Time) 与保持时间 (Hold Time) 检查在数字集成电路设计的宏大画卷中，静态时序分析（STA）无疑是确保芯片能够按预期频率稳定运行的基石。而在 STA 的众多检查项里，建立时间（Setup Time）与保持时间（Hold Time）的检查堪称核心中的核心。这不仅仅是两个简单的时序参数，它们是数据在硅片上奔跑时必须遵守的交通规则。想象一下，数据信号如同疾驰的列车，时钟信号则是指挥列车进站与离站的信号灯。如果列车到站太晚，错过了开门时机，就是建立时间违例；如果列车关门太快，乘客还没站稳就启动，便是保持时间违例。