文档摘要

4.3 跨时钟域处理：亚稳态的坑 本节摘要：当两个不同时钟域的寄存器直接互相采样，触发器可能进入"既不归零也不归一"的亚稳态，导致采样值随机出错——这是 FPGA 最隐蔽、定位成本最高的故障源。本节讲清亚稳态的机理，给出三类标准解法：两级同步（单比特控制）、握手协议、异步 FIFO（多比特数据），并纠正"只要级联触发器就安全"的常见误解。 一个跑三小时才崩的 bug 先讲一个真实案例。 会员。《4.3 跨时钟域处理：亚稳态的坑》收录于灏天文库文集《FPGA开发》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/738-fpga%E5%BC%80%E5%8F%91

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流