文档摘要

5.2 AXI 总线协议与片上互连 5.2 AXI 总线协议与片上互连 在现代 SoC FPGA 的异构计算版图中，处理系统（PS）与可编程逻辑（PL）并非两座孤岛，而是通过精密复杂的交通网络紧密相连的协同单元。若将 CPU 核心比作指挥中枢，FPGA 逻辑视为执行特种任务的工匠，那么 AXI（Advanced eXtensible Interface）总线协议便是两者之间通行的通用语言与交通法则。 会员。《5.2 AXI 总线协议与片上互连》收录于灏天文库文集《FPGA开发》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/738-fpga%E5%BC%80%E5%8F%91

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流