6.1 高速串行收发器 (SerDes)

文档摘要

6.1 高速串行收发器 (SerDes) 6.1 高速串行收发器 (SerDes) 在现代 FPGA 系统架构的宏大版图中，第六章所聚焦的高速接口与存储技术构成了数据吞吐的动脉与静脉。而在这一章节的微观核心处，高速串行收发器（Serializer/Deserializer，简称 SerDes）无疑是最为关键的基石。随着半导体工艺制程的演进与系统带宽需求的指数级增长，传统的并行总线架构因受限于时钟 skew（ skew）、信号间串扰以及引脚数量瓶颈，已难以维系高速数据的有效传输。SerDes 技术的出现，本质上是一场将“空间换时间”转变为“时间换空间”的通信革命，它通过在发送端将多路并行数据压缩为高速串行流，并在接收端将其还原，从而在有限的物理通道上实现了惊人的数据密度。