6.1.3 主流协议实现：PCIe, Ethernet (10G/25G/100G), JE...

文档摘要

6.1.3 主流协议实现：PCIe, Ethernet (10G/25G/100G), JESD204B/C 6.1.3 主流协议实现：PCIe, Ethernet (10G/25G/100G), JESD204B/C 高速串行收发器（SerDes）作为芯片间通信的物理基石，其价值最终需要通过上层协议栈来体现。在实际的 FPGA 或 ASIC 研发中，我们面对的不是抽象的“高速信号”，而是具体的 PCIe 链路训练、以太网帧的编码纠错，或是 JESD204 接口的确定性延迟。虽然底层都依赖相同的 PMA（物理介质附加层）模拟电路，但不同协议对 PCS（物理编码子层）及链路层的要求截然不同。理解这些协议在 SerDes 层面的具体实现细节，是确保系统稳定运行、突破性能瓶颈的关键。