8.4 工业控制与机器视觉

8.4 工业控制与机器视觉

本节摘要：机器视觉是工业自动化的"眼睛"——相机每秒出几十帧，每帧要在毫秒级完成预处理、特征提取与决策，CPU 常常赶不上这个节拍，FPGA 却天生适配。本节讲机器视觉流水线的组织方式、帧时间预算的计算、多路并发与工业多协议兼容，并说明"实时性"在工业场景里的真实含义。

一条产线上，每帧都生死攸关

想象一条电子产品产线：传送带以每秒 2 米的速度送料，工业相机在检测工位前，每秒拍 60 帧，每帧必须判断"这个元器件有没有贴歪、缺件、划痕"。这一帧如果处理超时，下一帧已经来了——要么漏检，要么整条产线停下来等。每帧的处理时间预算，就是"相机帧周期减去所有固定开销"。1080p@60fps 的相机，帧周期约 16.7 毫秒，留给算法的时间紧张到毫秒级。

CPU 为什么难胜任？处理流程是串行的：采集一帧 → 传内存 → 预处理 → 特征提取 → 决策，每一步都有不确定的调度延迟。FPGA 的思路不同：把整条流水线做成硬件电路，帧数据一进来就流式处理——第一行像素还在采集时，前面几行的预处理已经做完了。这就是"流水线让每一帧都赶得上"的秘密：处理不是"等整帧来了再做"，而是"边采边处理"。

视觉流水线拆解

一条典型的工业视觉流水线：

流水线各级之间用行同步与数据有效信号衔接，像素一行行流过各级处理单元。帧延迟（从采集到出结果的固定拍数）和帧吞吐（每周期一个像素）是两个独立指标——这正是流水线的魅力：延迟不大，吞吐极大。CPU 方案的吞吐受限于串行处理，FPGA 方案吞吐由像素时钟决定，两者差出数量级。

多路并发：FPGA 的独门优势

工业现场常有多台相机（检测多个面、多个工位）。软件方案：多路图像争抢 CPU，处理能力被均分，路数一多帧率就掉。FPGA 方案：每路相机配一条独立流水线，或者用并行处理单元共享带宽——路数增加，吞吐线性扩展。这在"多路 + 实时"同时要求的场景里几乎没有对手。

配合 5.1 的接口能力：相机接口（MIPI、千兆网视觉）FPGA 直接接，图像数据不进 CPU 就能完成全部处理——数据不落地是工业视觉的另一大卖点：省内存带宽、省延迟、省功耗。

问题：多路相机共用流水线还是各建一条

问：八路相机同时接入，是给每路配独立流水线，还是共用一套分时处理？答：取决于处理速率与帧率的比值。如果一路的处理速率（像素时钟）远高于帧率需求，比如单路流水线处理一帧只用 3 毫秒、帧周期 16 毫秒，那三路甚至更多路可以分时共用一套流水线——代价是路由与调度逻辑，换来资源大幅节省。反之如果每路都接近满负荷，就各建一条。工程做法：先算"一路流水线的空闲率"，再决定复用倍数，通常复用比独立省 30%~50% 资源，前提是帧率预算有富余。

工业多协议：让机器听懂各种语言

工业现场是协议的丛林：Modbus、EtherCAT、PROFINET、CAN 并存，不同厂商的设备各说各话。FPGA 在这里的价值很实在——多协议兼容：不同协议栈在 FPGA 里做成可切换的硬件模块，一颗芯片对接多种总线，现场控制器需要哪个协议就加载哪个。配合第 3 章的重配置能力，协议更新无需换板，重配比特流即可。这就是 1.1 说的"标准未定时 FPGA 扛住迭代"的工业版。

一个完整案例：贴片机的视觉对位

把抽象概念落到具体设备上，看一台贴片机（SMT 贴装设备）的视觉系统怎么工作，能一次性把本节所有知识点串起来。

背景：贴片机要把芝麻大小的元件从料带抓起来，贴到 PCB 上。元件中心与焊盘中心对齐偏差超过几十微米，焊出来就是虚焊。相机以固定节拍拍照，元件在吸嘴上、PCB 在传送带上，两者都要对位。节拍预算是硬指标：每颗元件的贴装周期约 200300 毫秒，其中视觉对位分到的预算通常只有 1020 毫秒。

操作：视觉流水线分三路并行——吸嘴上的元件相机做"元件中心定位"（拍一张、算重心）、PCB 上的基准相机做"板子定位"（找 fiducial 标记）、运动控制器把两者坐标差值换算成补偿量。三路都在 FPGA 流水线里处理：灰度化、阈值分割、重心计算，像素流过一遍就出结果。

结果：软件方案在这个节拍下做不到——拍照、搬数据、算重心，一整套流程要几十毫秒，且抖动大。FPGA 方案把单次对位压到几毫秒，节拍余量充足，还能留出时间处理偶发异常（元件角度偏移过大要重拍）。

解读：这个案例的取胜点不是"算得快"，而是流水线与多路并发的组合——三路相机共用一套流水线处理，每路独立出结果，互不排队；且帧延迟固定，运动控制器可以按固定时序规划动作，不需要"猜"视觉结果何时到达。

变式：同一套思路稍作改动就能迁移——工业读码器（识别二维码并校验内容）、电池分选（按表面缺陷分类）、半导体封装检测（引线框正位度测量）。变的只是流水线各级的算法，不变的是"边采边处理 + 多路并行 + 固定延迟"这套骨架。

实时性的真实含义

工业里的"实时"和桌面软件的"流畅"是两回事：硬实时意味着"每个周期都必须在截止时间前完成"，错过一次就是事故（工件没被正确判定、设备没在要求时刻动作）。FPGA 的确定性延迟（拍数固定）天然满足硬实时，而操作系统的调度抖动无法承诺这一点——这正是工业控制选择 FPGA 的最硬理由。如果一句话总结本章：FPGA 在工业里的价值，是把"实时"从"可能"变成"确定"。

⚠️ 常见坑：流水线各级位宽没统一规划，中间级溢出差值，导致图像出现条带失真。图像处理流水线的位宽预算（每级多少位、哪里截断）要从头设计，用仿真验证极端亮度场景。

本节要点回顾

• 帧预算是硬约束：1080p@60fps 只有约 16 毫秒，处理必须毫秒级完成。
• 边采边处理：流水线让延迟固定、吞吐拉满，是 FPGA 视觉的核心优势。
• 多路并发线性扩展：每路一条流水线，路数增加吞吐照升，软件做不到。
• 数据不落地：图像不进 CPU，省带宽省延迟，接口直连相机。
• 多协议靠重配：协议栈做成硬件模块，现场要哪个加载哪个。
• 硬实时靠确定性：错过截止时间就是事故，确定性的延迟是工业选型的最硬理由。

下一步进入第 9 章：四个战场看完，最后一章——生态选择与未来趋势，帮你在真实世界做选型决策。