7.1.1 晶圆级封装（WLP）：从2D到3D TSV

文档摘要

7.1.1 晶圆级封装（WLP）：从2D到3D TSV 在晶圆级封装（WLP）这条技术演进的主干道上，2D WLP曾是稳扎稳打的“平原段”——它把芯片焊盘直接重布线（RDL）到晶圆表面，再一并植球、切割、测试，实现了“封装即制造”的第一次范式跃迁。但当MEMS传感器的敏感膜层开始要求真空腔体、光学窗口必须与硅基底共面、惯性器件的三轴陀螺需要异质叠层互连……二维平面便成了物理世界的牢笼。此时，3D TSV（Through-Silicon Via，硅通孔）不再是一句技术口号，而是一把必须亲手锻造、反复校准、逐层验证的精密钥匙——它要凿穿数百微米厚的单晶硅衬底，却不能扰动下方纳米级厚度的压电薄膜；它要在10μm直径的铜柱内实现 1000 Ω·cm），其DRIE行为与标准CMOS晶圆存在本质差异。