2.1.3 浮点寄存器（f0-f31）与控制状态寄存器（fcsr）

文档摘要

2.1.3 浮点寄存器（f0-f31）与控制状态寄存器（fcsr）在RISC-V架构的寄存器模型中，浮点单元（FPU）从来不是CPU的“附属装饰”——它是一套独立运转、精密协同、状态敏感的子系统。当你写下，你以为只是把整数转成单精度浮点？不。你实际上触发了一连串微架构级的状态跃迁：f0 的 32 位 IEEE 754 位模式被覆写；fcsr 中的无效操作（Invalid Operation, NX）标志位被清零；舍入模式字段（RM）从默认的 RNE（Round to Nearest, ties to Even）被隐式校验；