4.2.1 PMP 寄存器配置与访问控制

文档摘要

4.2.1 PMP 寄存器配置与访问控制在RISC-V架构的可信执行环境中，物理内存保护（Physical Memory Protection, PMP）不是一道可有可无的“装饰性围栏”，而是一道嵌入硬件根层的、不可绕过的内存访问闸门——它不依赖于页表、不仰仗于特权软件调度，甚至在M模式下尚未初始化任何抽象机制之前，就已经悄然矗立于CPU核心与总线之间。当一条指令试图从地址读取一个字时，PMP控制器早已在流水线的地址生成阶段（Address Generation Stage）完成了对目标物理地址的实时比对与权限裁定：允许？拒绝？还是触发致命异常？整个过程耗时仅1个周期，且全程由组合逻辑硬连线实现，没有缓存、没有分支预测干扰、更没有软件干预的余地。