文档摘要

4.3 RVWMO 内存模型与同步原语 本节摘要：RISC-V 采用弱内存顺序模型 RVWMO：硬件允许在合法范围内重排访存，单核语义不变，多核共享数据时却需要软件用屏障与原子原语钉住顺序。本节用一个"读到标志却读到旧数据"的经典事故拆解弱模型的边界，再把锁与消息传递的正确实现完整推一遍。 为什么顺序不能白送 先立一个朴素直觉：程序里先写的语句，硬件就先执行。在单核世界里这个直觉永远成立——硬件必须保证单线程视角下结果与顺序执行一致。 会员。《4.3 RVWMO 内存模型与同步原语》收录于灏天文库文集《RISC-V指令集架构详解：从底层原理到生态演进》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/766-risc-v%E6%8C%87%E4%BB%A4%E9%9B%86%E6%9E%B6%E6%9E%84%E8%AF%A6%E8%A7%A3%E4%BB%8E%E5%BA%95%E5%B1%82%E5%8E%9F%E7%90%86%E5%88%B0%E7%94%9F%E6%80%81%E6%BC%94%E8%BF%9B

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流