6.2.2 缓存分级体系（L1/L2/L3 Cache）设计

文档摘要

6.2.2 缓存分级体系（L1/L2/L3 Cache）设计缓存，是现代处理器微架构中那根最敏感的神经——它不存储最终答案，却决定着答案是否来得及在时钟周期内抵达；它不执行指令，却左右着每一条指令的吞吐节奏；它不参与运算，却让整条流水线的呼吸变得深沉而均匀。当我们谈论L1、L2、L3缓存，绝非在罗列三个并列的存储块；而是在解构一个精密协同的时间-空间-功耗三维契约：L1赌的是“这一纳秒内我必须命中”，L2押的是“下一微秒里我还能兜底”，L3守的是“整个核心簇共有的最后耐心”。这不是层级，是接力；不是堆叠，是编排；不是静态配置，而是一场持续数亿次/秒的动态博弈。