7.3.2 硬件调试接口：JTAG 与 RISC-V Debug Spec

文档摘要

7.3.2 硬件调试接口：JTAG 与 RISC-V Debug Spec 在嵌入式系统的世界里，调试从来不是“按下 F5 就运行”的优雅幻觉——它是一场与硅基物理现实的贴身肉搏。当你在 RISC-V 核心上单步执行一条指令，却发现 PC 停在了错误地址；当你试图读取寄存器却得到全零；当你用 OpenOCD 连接开发板，终端只回显 ……那一刻，你面对的不是代码逻辑，而是 JTAG 链上 TAP 控制器的状态机跳转是否合规、Debug Module 的寄存器是否被正确写入、是否因 busy 位未清而锁死——这些字节级、时序级、状态级的细节，才是硬件调试接口真正的战场。本节聚焦于 7.3.