文档摘要

2.3 片上互连（On-Chip Interconnect） 2.3 片上互连：SoC的神经中枢与代谢系统 若将SoC比作一座微缩的智能城市，那么处理器核是市政厅与决策中心，内存是粮仓与档案馆，加速器是特种工厂，而片上互连——正是这座城市的道路网、地铁系统与通信光缆的统一体。它不生产指令，不执行算法，不存储数据；但它决定着每一条指令能否在纳秒内抵达正确的执行单元，每一字节数据能否穿越数十个功能模块而不迷途、不失序、不拥塞。 会员。《2.3 片上互连（On-Chip Interconnect）》收录于灏天文库文集《SoC系统级芯片设计》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/770-soc%E7%B3%BB%E7%BB%9F%E7%BA%A7%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流