3.1.1 时钟管理：PLL（锁相环）、DLL 与 FLL

文档摘要

3.1.1 时钟管理：PLL（锁相环）、DLL 与 FLL 时钟，是数字系统的脉搏；而时钟管理电路，则是这颗心脏的起搏器、节律校准仪与抗干扰滤波网。当一颗SoC在28nm工艺下运行于3GHz主频，其内部数十个功能域各自需要相位精准、抖动低于150fs RMS、电源噪声抑制比（PSRR）优于60dB的时钟信号——此时，一个“能用”的PLL早已失效；真正决定系统成败的，是那个在版图角落里仅占0.03mm²却承载着全芯片时序收敛命脉的可配置多模锁相环（Multi-Mode Reconfigurable PLL）。这不是教科书里那张理想化的阶跃响应曲线，而是你在深夜debug时，示波器上跳动的2.