文档摘要

3.2 高速串行接口 SerDes 时钟与电源这些地基件定了，本节看数据进出芯片的大动脉：高速串行接口。上一节处理的锁相环是"给全芯片打拍子"，本节的串行化电路是"把一位位数据挤进一条细通道再完整还原"。它是外购 IP 里单价最高、规格书最厚的一类，也是数字集成者最容易只看速率数字、忽略链路概念的一类。读完本节，你应当能画出一条串行链路的完整剖面，读懂眼图与误码率这两个验收口径，并为 CK770 的上行接口做出一次有依据的通道规划。 会员。《3.2 高速串行接口SerDes》收录于灏天文库文集《SoC系统级芯片设计》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/770-soc%E7%B3%BB%E7%BB%9F%E7%BA%A7%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流