文档摘要

5.2 仿真加速、FPGA 原型与后仿真 功能验证的方法论在上一节，本节处理它的物理瓶颈：速度。软件仿真一秒钟的芯片真实行为，可能要跑上几个小时到几天——而固件启动、操作系统引导、真实接口流量，动辄就是"秒级"的行为量。本节把解决速度问题的全套平台（事件仿真、仿真加速、现场可编程逻辑原型）与最后把关的门级后仿真排成一张谱系图，并给出各阶段的选型进度表。读完你应当能回答：项目的每一天，该在哪台机器上验证什么。 会员。《5.2 仿真加速、FPGA原型与后仿真》收录于灏天文库文集《SoC系统级芯片设计》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/770-soc%E7%B3%BB%E7%BB%9F%E7%BA%A7%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流