5.3 后仿真（Post-Layout Simulation）

文档摘要

5.3 后仿真（Post-Layout Simulation） 5.3 后仿真：当硅片尚未流片，时间已在版图中凝固在SoC设计的浩瀚工程图谱中，前仿真（Pre-layout Simulation）是一场精密的“思想实验”——我们以理想化的门级网表为蓝本，在抽象时序模型下验证功能逻辑是否自洽；而物理实现（Physical Implementation）则是一次严酷的“物质化过程”，晶体管被刻入硅基，互连线蜿蜒成网，寄生电容与电阻悄然浮现，时钟树如毛细血管般分形延展。二者之间横亘着一道不可逾越的认知鸿沟：功能正确 ≠ 时序可靠 ≠ 物理可实现。后仿真（Post-Layout Simulation），正是这道鸿沟上唯一一座由数据浇筑、以精度为梁、以实证为墩的桥梁。