6.2.1 布局优化（Placement）与时钟树综合（CTS）

文档摘要

6.2.1 布局优化（Placement）与时钟树综合（CTS）在数字集成电路设计的浩瀚星图中，布局布线（Place and Route, P&R）从来不是终点，而是物理实现真正的起点——它是一场精密到纳米尺度的“城市规划”与“交通调度”的双重博弈。而在这场博弈的核心地带，布局优化（Placement）与时钟树综合（CTS）构成了整个P&R流程的“心脏节律”：前者决定逻辑单元在硅片上的地理坐标，后者则为这些单元输送精准、低偏斜、低功耗的时钟脉搏。二者并非线性先后关系，而是在现代EDA工具中深度耦合、反复迭代、彼此制衡的共生系统。今天，我们不谈概念定义，不列抽象流程，不堆砌工具菜单；