6.3.1 Setup/Hold Time 违例修复 在数字芯片设计的深水区,静态时序分析(STA)从来不是一张安静摊开的波形图,而是一场在纳秒尺度上进行的精密角力——它不看功能是否正确,只问信号能否在正确的时刻、以确定的方式抵达;它不关心逻辑是否完备,只苛求沿路每一段互连、每一个寄存器、每一级组合逻辑,都在最坏工艺角(slow corner)、最高温度(hot temperature)、最低电压(low voltage)下,依然守得住那条看不见却不可逾越的时序红线。而在这条红线之上,Setup与Hold违例,就是STA报告中最具压迫感的两个红色标记:一个宣告“来得太晚”,一个警告“走得太早”。它们不是抽象的理论缺陷,而是流片失败的前奏、量产良率的黑洞、性能天花板的隐形焊点。