6.4.1 DRC（设计规则检查）与 LVS（版图与电路图一致性）

文档摘要

6.4.1 DRC（设计规则检查）与 LVS（版图与电路图一致性）在集成电路物理验证的浩瀚星图中，DRC与LVS不是两颗孤立的恒星，而是彼此缠绕、相互校验的双星系统——它们共同构成签核（Sign-off）阶段最坚硬的基石。当数字逻辑走出RTL仿真那片温润的虚拟土壤，真正踏上硅基现实的崎岖山脊时，DRC与LVS便是那把冷峻而精准的刻刀：一刀削去违反工艺极限的几何冗余，另一刀凿穿版图与电路之间幽微的认知鸿沟。这不是“跑通工具”的仪式性点击，而是对物理实现本质的逐像素叩问。今天，我们不谈概念定义，不列工具菜单，不复述教科书式的流程图；