7.1 静态功耗与动态功耗控制

文档摘要

7.1 静态功耗与动态功耗控制在SoC系统级芯片设计的宏大图景中，功耗早已不再是后端实现阶段才被“谨慎触碰”的技术边角；它是一条贯穿架构定义、微架构选型、RTL建模、综合约束、物理实现乃至系统软件协同的结构性主轴。第七章“低功耗设计专题”之所以被置于系统级芯片设计方法论的纵深腹地，正因为它不再满足于对单一晶体管或局部模块的功耗修补，而要求我们以能量语义重构计算范式——将“每焦耳能完成多少有效计算”升华为与性能、面积、可靠性并列的第一性设计维度。而7.1节“静态功耗与动态功耗控制”，正是这条主轴上最具张力的支点。它既非纯物理层的漏电建模，亦非纯软件层的DVFS调度，而是在电路行为抽象与系统行为抽象之间架设的一座精密桥梁。