7.1.1 多阈值电压（Multi-Vt）细胞库应用

文档摘要

7.1.1 多阈值电压（Multi-Vt）细胞库应用在数字芯片设计的功耗战争中，静态功耗（Static Power）早已不再是那个躲在动态功耗阴影下的配角——它已悄然成长为一颗足以扼住SoC生命线的“沉默炸弹”。当工艺节点迈入7nm、5nm甚至3nm，晶体管栅极氧化层厚度逼近物理极限，亚阈值漏电流（$I{\text{sub}}$）与栅极隧穿电流（$I{\text{gate}}$）呈指数级攀升。台积电2023年发布的N3E工艺PDK数据显示：在0.7V工作电压、85℃结温下，标准单元（Standard Cell）的平均静态电流密度已达12.8 nA/μm，较16nm FinFET时代暴涨近9.3倍。更严峻的是，这一电流并不随逻辑状态翻转而消失；