10.3.1 机器学习在布局布线中的应用 在芯片设计的浩瀚星图中,布局布线(Place and Route, P&R)从来不是一条笔直的高速公路,而更像是一条穿行于量子峡谷与硅基迷宫之间的险峻隘道——每一步都需权衡线长、时序、功耗、拥塞、串扰与制造变异;每一次决策都牵动成千上万个单元的物理位置与互连路径;每一处微米级的偏移,都可能让一颗价值数亿美元的SoC在流片后陷入时序违例的深渊。传统EDA工具依赖多轮迭代的启发式算法:先用力导向(force-directed)粗略定位宏单元,再以模拟退火(Simulated Annealing)或遗传算法(GA)局部优化,最后靠详细布线器(detailed router)一格一格“填格子”。