8.2.1 指令级并行

文档摘要

8.2.1 指令级并行在现代处理器的硅基世界里，时钟周期早已不是那个单纯、线性的滴答节拍；它是一条湍急的河流，裹挟着成百上千条微指令奔涌向前——而指令级并行（Instruction-Level Parallelism, ILP）就是我们在这条河上架设的多孔闸门：既不阻断洪流，又让每一股支流各司其职、并行不悖。你写的这两行C代码，在x86-64汇编中可能生成四条指令；但在Intel Golden Cove或ARM Cortex-X4这样的超标量核心上，它们极有可能被同时发射到不同的执行单元——加法器忙于计算，乘法器正处理，而地址生成单元（AGU）已在为下一条访存指令预取基址。这不是魔法，是编译器与硬件协同编织的精密调度网络；而这张网的第一根经纬线，就织在指令调度与重排的针尖之上。