9.3.2 软硬协同设计

文档摘要

9.3.2 软硬协同设计软硬协同设计，不是一句时髦的口号，也不是芯片厂商在白皮书里轻描淡写的“软硬一体化优化”，更不是软件工程师甩给硬件团队的一句“你们把 latency 降下来，我们就能跑得更快”。它是当一条指令从高级语言语义落地为硅片上电平跳变的全链路中，软件逻辑与物理约束之间持续、动态、可验证的对话；是编译器在生成代码时，不仅知道目标 ISA 的指令集编码，还清楚 L1 数据缓存的 bank 冲突模式；是操作系统调度器在决定线程迁移前，已预判该核心的共享 Last-Level Cache（LLC）带宽是否正被邻近核的 DMA 流量挤占；