4.2 寄生参数的激增与建模

文档摘要

4.2 寄生参数的激增与建模在FinFET工艺迈入7nm、5nm乃至3nm节点的今天，我们常把“晶体管尺寸缩小”挂在嘴边——可真正让后端工程师彻夜难眠的，从来不是沟道长度标称值的那几个纳米，而是那些藏在版图褶皱里、躲在金属堆叠间隙中、蜷缩于鳍片侧壁之下的幽灵参数：寄生电容与寄生电阻。它们不显山、不露水，却能在一次静态时序分析（STA）中突然引爆数十万条路径的负裕量；它们无法用理想开关模型描述，却能吃掉30%以上的有效驱动能力；它们甚至在仿真波形上不留下明显过冲或振铃，只悄悄拖慢信号边沿、抬高功耗基线、模糊建立/保持窗口的边界。这不是理论推演的假设场景。