6.3.1 EDA 工具对 3D 寄生提取与时序闭合的支持

文档摘要

6.3.1 EDA 工具对 3D 寄生提取与时序闭合的支持在先进封装与异构集成的浪潮中，3D IC 已不再是实验室里的概念验证，而是正以惊人的速度落地于高性能计算、AI 加速器和射频前端芯片之中。当晶体管缩进 3nm 节点、TSV（Through-Silicon Via）间距压至 10μm 量级、微凸块（microbump）直径逼近 25μm，一个被长期低估却骤然尖锐的问题浮出水面：寄生参数不再“寄生”，而成了时序收敛的主谋；互连不再“透明”，而成了信号完整性的断崖。你有没有经历过这样的深夜调试？后仿波形里，某条跨die控制路径在-40℃下突然多出 1.8ps 的延迟抖动，STA 报告显示该路径 Slack 从 +0.32ps 恶化为 -0.19ps；物理验证确认无 DRC 错误；