1.3.1 负载-存储架构与固定长度指令

文档摘要

1.3.1 负载-存储架构与固定长度指令在处理器架构设计的漫长演进史中，指令集架构（ISA）从来不是一张静态的蓝图，而是一场持续数十年的精密权衡实验——它在硅片面积、时钟频率、功耗预算、编译器友好性、硬件流水线深度与程序员心智模型之间反复拉锯。当我们把目光聚焦于 RISC-V 的 1.3.1 节：“负载-存储架构与固定长度指令”，我们看到的绝非教科书里一句轻描淡写的定义，而是一套被千锤百炼、用晶体管和时序逻辑写就的工程契约：所有计算必须发生在寄存器之间；所有内存访问必须显式通过 load/store 指令完成；所有指令必须严格对齐、长度恒定为 32 位（即 4 字节）。这三句话，是 RISC-V 的“宪法性条款”。