1.1 半导体物理:载流子与两条电流通路


1.1 半导体物理核心概念:载流子与两条电流通路

本节摘要:本节讲清四件事——晶格与能带如何决定导电性、掺杂如何把硅从绝缘体调制成半导体、漂移与扩散两条电流通路各自由什么驱动、PN结为什么单向导电。这些概念是第1.2节阈值电压与第3章体效应、第5章带隙基准的物理底座,特别是PTAT电压(正温度系数电压)的来源就藏在本节的双极晶体管结电压里。

承接章首的知识地图,本节是链条最左端:先把"电子与空穴如何运动"讲清楚,后面的MOS管栅压控制电流才有物理图像可言。

一、从能带说起:导体、绝缘体与半导体的分界

硅原子最外层四个价电子与相邻原子形成共价键,构成金刚石结构的晶格。用量子力学的语言,大量原子聚在一起时,孤立的原子能级劈裂成能带:价带被共价键电子占满,导带与之间隔一个约1.12电子伏的带隙(硅在室温下的数值)。金属的导带与价带重叠,电子随时可动,所以电导率极高;绝缘体带隙超过5电子伏,室温下几乎没有电子能跳到导带;硅的带隙居中,室温热激发能把极少量电子从价带抬进导带,每产生一个导电电子同时在价带留下一个空穴——这就是"本征载流子"的来历。

本征硅的载流子浓度有一个工程上必须记住的量级:室温下约为每立方厘米1乘10的10次方,对比硅的原子密度每立方厘米5乘10的22次方,差不多是十亿分之一的量级。这个浓度强烈依赖温度——大约每升高11摄氏度翻一倍。数字电路里PN结泄漏随温度指数上升、芯片过热后雪崩式失效,根源都在这里。

掺杂是把半导体"调音"的手段。掺入五价元素(磷、砷)多出一个电子,成为N型,电子是多子、空穴是少子;掺入三价元素(硼)缺一个电子,成为P型,空穴是多子。一个常被忽略但对模拟设计很重要的事实:轻掺杂区域的电阻率高,阱与衬底的方块电阻能到每方几千欧姆,衬底耦合噪声正是沿着这条高阻路径窜进敏感节点的,第8章的版图隔离策略针对的就是它。

二、费米能级与载流子浓度的定量关系

费米能级可以当成"电子海平面"来理解:它低于禁带中线时材料偏P型,高于中线时偏N型,掺杂越重偏离越远。载流子浓度与费米能级之间是指数关系,这个指数关系带来了两个后果。其一,多子浓度近似等于掺杂浓度,N型硅中电子浓度约等于施主浓度,这一点让工艺工程师能直接用注入剂量控制电阻率。其二,少子浓度等于本征浓度平方除以多子浓度,掺杂提高六个数量级,少子浓度就压低六个数量级——PN结的反向饱和电流之所以极小,就是因为它由少子供给。

💡 一个值得记住的直觉:凡是指数依赖温度的量(本征浓度、反向饱和电流、亚阈值电流),都是电路温漂的嫌疑人;凡是幂律依赖温度的量(迁移率、带隙本身),才是可预测、可对消的对象。第5章带隙基准正是用"指数不可靠、幂律可对消"这个思路选材的。

三、漂移与扩散:两条电流通路的对照

半导体里电荷运动只有两条驱动逻辑,对照着记最不容易混:

对照维度 漂移电流 扩散电流
驱动源 电场 浓度梯度
正比关系 电场强度乘电导率 浓度梯度乘扩散系数
主要载体 多子(电阻、沟道电流) 少子(PN结正偏、双极管)
温度趋势 迁移率随温度升高而下降,约T的负1.5次方 系数随温度升高而增大
在CMOS中的戏份 MOS沟道电流的全部 只在寄生双极管与闩锁里出场

迁移率这个数字值得单独记:室温下电子迁移率约1350平方厘米每伏秒,空穴约480,差了接近三倍。这就是NMOS管同尺寸下速度优于PMOS、电路里PMOS要画得更宽(通常取二到三倍)的物理原因。MOS管工作在强反型时沟道电流是纯漂移电流,迁移率下降直接压低跨导,先进工艺之所以"数字更快、模拟更难",一部分原因就是应力工程与重掺杂沟道牺牲了迁移率及其一致性。

漂移速度与电场的关系还有一段非线性:低场下速度正比电场,电场超过约每厘米1乘10的4次方伏(对先进工艺的电子大约是场强3乘10的4次伏每厘米量级)后速度增长放缓,最终饱和在约1乘10的7次方厘米每秒。这段"速度饱和"是1.3节短沟道效应的伏笔:沟道短了、电场强了,平方律的第一个裂缝就从这里裂开。

四、PN结:单向导电与三个工程后果

P型与N型相接触,交界处多子互相扩散并复合,留下一个带正负电荷的耗尽层,内建电场指向P区。平衡时扩散与漂移恰好抵消,内建电位约0.6到0.9伏(随掺杂与材料变化)。外加上正向电压(P接高电位)时耗尽层变窄、势垒降低,扩散压倒漂移,多子源源不断注入对方区域成为少子并形成电流,电流随电压指数增长;加反向电压时耗尽层变宽,只剩少子漂移形成的极小反向饱和电流。这就是单向导电。

从这段物理里长出三个对模拟设计影响深远的结论。第一,耗尽层宽度随反偏电压变宽,意味着PN结电容是压控的——MOS管的源漏结电容随电压变化、变容管调谐、开关电容电路里的结电容非线性,都是它。第二,正向结电压具有负温度系数,大约每摄氏度负2毫伏,硅双极管发射结电压外推到绝对零度恰好约1.2伏(接近带隙电压),这个"CTAT量"与热电压的"PTAT量"相加可以抵消温度系数——第5章带隙基准的全部魔法就在这两行字里。第三,反偏电压高到一定程度发生雪崩击穿,掺杂越重击穿越早,MOS器件漏源击穿与栅氧击穿限制了电源电压上限,这也是8.2节可靠性设计的核心约束。

图:正偏与反偏下PN结的对照

图:正偏与反偏下PN结的对照

本节要点回顾

  • 能带与带隙:硅带隙约1.12电子伏,本征浓度每立方厘米约1乘10的10次方,且约每11摄氏度翻倍
  • 掺杂与海平面:费米能级偏离禁带中线方向标示N或P,多子浓度近似掺杂浓度,少子被指数压低
  • 两条电流通路:漂移由电场驱动、多子承载,是MOS沟道电流的全部;扩散由浓度梯度驱动、少子承载,主导PN结正偏
  • 迁移率差三倍:电子1350对空穴480平方厘米每伏秒,决定了PMOS要取二到三倍宽度
  • 速度饱和伏笔:电场超过约每厘米1乘10的4次方伏后漂移速度饱和,短沟道平方律失效从这里开始
  • PN结三个后果:压控结电容、发射结电压负温度系数(每度约负2毫伏)、击穿电压限制电源上限

作者与出处
原作者: 灏天文库
来源:灏天文库
整理: 灏天文库整理
由灏天文库平台收录,内容或由平台用户上传,仅供学习交流
发布者: 作者: 灏天文库 转发
评论区 (0)
U