3.2.3 电路噪声优化策略

文档摘要

3.2.3 电路噪声优化策略在模拟集成电路设计的深水区，噪声从来不是那个躲在角落里、只在测试时才突然跳出来的“幽灵”。它是一股持续存在的、可建模、可测量、可抑制、甚至可驯服的物理洪流——它流淌在沟道里，弥散在衬底中，耦合进电源轨，攀附于互连线，最终在输出端凝结成信噪比（SNR）上那道不容妥协的刻度线。当我们站在3.2.3节的门槛前，谈论“电路噪声优化策略”，我们拒绝停留在“增大器件尺寸”“提高偏置电流”这类教科书式的模糊建议；我们要拆开运放的输入对管，用蒙特卡洛仿真验证栅极氧化层厚度波动对$1/f$噪声拐角频率的影响；我们要在Cadence Virtuoso中亲手修改分析的步长与点密度，观察热噪声功率谱密度（PSD）曲线如何因采样失配而畸变；我们要在版图编辑器里，用0.