5.1 带隙基准：PTAT与CTAT的对消

5.1 带隙基准：两个温度系数打架，零温漂诞生

本节摘要：带隙基准把一个正温度系数电压（PTAT，来自两个不同电流密度双极管的发射结压差，等于热电压乘密度比的对数，约每度正0.087毫伏乘系数）与一个负温度系数电压（CTAT，发射结电压本身，约每度负2毫伏）加权相加，使总温度系数为零，输出被"钉"在约1.2伏（硅带隙电压附近）。本节推导对消条件、给出经典核心电路与启动问题、对照曲率补偿与低压变体。

运放与比较器的精度都建立在"参考电压不动摇"之上。电源上电顺序未知、温度从负40到125摄氏度漂移、电源抑制随频率塌陷——基准源要在这一切之下保持万分之几的稳定度，靠的就是本节的对消思想。

一、两种温度系数的来源

CTAT：1.1节埋的伏笔在此兑现——双极管发射结电压随温度近似线性下降，每摄氏度约负2毫伏，外推到绝对零度约1.2伏。PTAT：两只双极管电流密度不同（一只是另一只的n倍，n典型8），发射结压差等于热电压kT除q乘ln(n)——只依赖温度与比值，与绝对参量无关。热电压在室温26毫伏，温度系数每度约正0.087毫伏，乘ln(8)约2.08得每度正0.181毫伏。

对消条件一行写完：Vref等于VBE加K乘VT乘ln(n)，要求K乘0.087乘ln(n)等于2毫伏每度。代入ln(8)：K约11。室温VBE约0.65伏，K乘VT乘ln(n)约0.57伏，输出约1.22伏——这就是带隙输出总在1.2伏附近的原因：两个电压拼起来恰好是外推带隙电压。一阶对消后残余的二阶曲率约每度正10到20微伏，全温区总漂移做到每度10到20微伏量级（对应百万分之二十上下）。

二、核心电路：运放加两只管子的闭环

CMOS工艺里双极管用衬底寄生PNP（集电极接地的纵向管）实现。经典核心：两支路电流相等（由运放闭环强制两节点等电位、镜像电流复制），Q1面积为Q2的n倍，电阻R2上压降为VT乘ln(n)即PTAT分量，R1把它放大K倍（K等于R1除R2），输出等于VBE2加K乘VT乘ln(n)。运放的作用是"等电位判决"，它自己的失调直接加进输出——基准精度上限就是运放失调，失调1毫伏直接带来约千分之八的误差加温漂，所以这里要用大输入管、斩波或动态元件匹配，是5.2节技术的第一现场。

三个工程细节常被轻视。启动问题：核心电路是个双稳态，存在"全零"简并解（两支路无电流、运放无输出），必须加启动电路在检测到无电流时注入种子电流，正常工作后自动关断——忘了启动电路的带隙在蒙特卡洛或低温下随机不启动，是流片经典事故。电源抑制：核心电路本身PSRR有限，通常加一级预稳压或用共源共栅偏置把电源纹波隔掉。输出滤波：带隙噪声以闪烁为主，输出挂大电容（片外或大MIM）压噪声，带宽换安静。

图：带隙基准输出电压的温度特性

三、变体：曲率补偿与低压带隙

一阶对消后曲率（VBE的高阶项）成为主要误差源，全温区贡献几毫伏起伏。曲率补偿思路有三：用二阶温度电流注入抵消平方项；用不同温度系数电阻的比值做温度加权；数字方法——出厂测温并写入修调码，用熔丝或寄存器修调电阻（ trimming ），能把总漂移压到每度几个微伏，代价是测试成本。低压带隙：1.22伏在1伏电源下不可行，两条路——电阻分压输出（核心仍是1.22伏，分压后输出0.6伏，负载调整率需缓冲级）；或用CTAT电流与PTAT电流在电阻上叠加直接合成任意值的参考电压，摆脱"1.2伏天花板"，现代亚1伏设计的主流。电流基准则把带隙电压加在电阻上生成PTAT电流再加CTAT镜像电流合成零温漂电流，电阻的温度系数（扩散电阻每度千分之二）要参与核算，多晶电阻更优。

一个完整量级感：0.18微米工艺的成熟带隙，电源1.8伏，输出1.22伏加减百分之二（修调后千分之三），温漂每度10到20微伏（带曲率补偿到5微伏），电源抑制直流90分贝、100千赫兹处40分贝，噪声在10赫兹到100千赫兹积分约30微伏有效值，启动时间微秒级。这张成绩单就是"模拟度量衡"的工业标准。

⚠️ 常见坑：仿真只跑典型工艺角不跑失配蒙特卡洛。带隙的核心是两只管子与两组电阻的比值匹配，随机失配让批间散布远大于工艺角偏差；衬底PNP的beta在低温下骤降，等效失调放大，负40摄氏极低温案例必须单独复核。启动电路要在全工艺角、最低电源、最慢温度下都验证能脱出简并点。

本节要点回顾

• 对消原理：CTAT每度负2毫伏对PTAT每度0.087乘ln(n)毫伏，n取8时放大系数K约11
• 输出锚点：一阶对消后输出约1.22伏，恰为外推带隙电压，曲率残余每度10到20微伏
• 核心电路：运放强制等电位加电流镜复制，失调直接进输出，斩波与大面积是标配
• 三个工程件：启动电路防简并、预稳压提PSRR、输出大电容压闪烁噪声
• 低压路线：分压输出或电流合成，摆脱1.2伏天花板
• 验收量级：温漂每度10到20微伏、修调后千分之三精度、直流PSRR 90分贝

延伸：基准的负载问题与三个输出级形态

带隙核做出来只是一半，输出怎么接负载是另一半。形态一，电阻分压加单位缓冲：核仍输出1.22伏，分压得任意低电压，缓冲级隔离负载；难点是缓冲的失调直接进输出，要用斩波或大输入管。形态二，电流模合成：PTAT电流加CTAT电流灌进输出电阻，电压值由电阻定，天然摆脱1.2伏限制；难点是输出阻抗与负载调整率的博弈。形态三，直接并联型（把误差放大器当输出级）：驱动能力强但稳定性要重新设计（输出节点是反馈环内的高阻节点，负载电容既是补偿也是负担）。三种形态的取舍轴是负载电流、电压值自由度与稳定性复杂度，选型时按系统需求对号入座。

带隙还要面对一个系统级问题：上电顺序。系统里数字核先上电、基准慢悠悠起来的几十微秒里，ADC与比较器拿到的是漂移中的参考，输出的头几个码不可信。设计文档必须标注建立时间（到百分之零点一精度典型几十微秒），系统侧要么延时采样、要么用就绪标志。这类跨模块的时序约定，是流片前后评审最容易遗漏的条目之一。

• 补一条系统约定：基准建立时间写进数据手册，系统侧用就绪标志挡住上电瞬态