5.2 比较器：连续时间与再生锁存的对照

5.2 比较器：判决电路的两代技术

本节摘要：比较器是工作在开环、满摆输出的"判决运放"。两代技术对照：连续时间路线用多级高增益放大，速度受带宽限制、判决时间与输入幅度成反比，适合慢而准的场合；动态锁存路线用正反馈交叉耦合对，判决沿指数加速（时间常数tau等于C除gm），纳秒级完成，适合ADC与时钟域，代价是回踢噪声与失调较大。本节还讲迟滞的引入与失调消除的自动校零技术。

5.1节造好了参考电压，本节的电路负责回答"信号比参考大还是小"。它不像运放追求线性——恰恰相反，它要尽快离开线性区、扎进两个饱和态之一。

一、判决问题的物理：增益串起来总有一天饱和

一个差分对的传输曲线在输入为零附近是线性的，增益几十倍；两级级联几千倍；三级几十万倍。输入1毫伏的差，经过60分贝总增益输出摆到饱和——比较器就是增益大到"任何小信号都被推饱和"的开环放大链。判决时间的直觉：小输入时第一级输出是缓慢爬升的斜坡，要爬到第二级能响应的毫伏级才加速，所以连续时间比较器的延迟与输入幅度近似成反比——输入1毫伏比10毫伏慢约十倍。这个"幅度决定延迟"的特性叫渡越时间效应，是连续时间路线的胎记；对需要等延迟的应用（时间数字转换）必须后接锁存整形。

二、正反馈锁存：指数加速的判决机器

把交叉耦合的反相器对接进差分负载，就得到锁存器：两臂的初始电压差被正反馈指数放大，时间常数tau约等于节点电容除以跨导。从1毫伏差指数增长到满摆约需tau乘ln(满摆除1毫伏)约tau乘7——tau等于0.5纳秒时判决约3.5纳秒，与初始幅度只有对数关系，这正是不等延迟问题的解。现代快闪ADC的比较器全是"预放大级加锁存级"结构：预放几倍到几十倍增益压低锁存失调与回踢，锁存完成指数判决，两段各司其职。

锁存的代价清单。回踢噪声：锁存瞬间两臂电位剧烈跳变，通过输入对栅漏电容耦合回输入网络，扰动前级——预放级的隔离作用就是为它设计的。失调更大：锁存管对的失配直接进阈值，典型5到20毫伏，比连续时间路线差。亚稳态：输入差恰好在零附近时，指数判决从噪声水平的种子长起，判决时间失去界——数字侧要留一位元时间余量或用同步保护逻辑兜底，这是7.2节ADC接口设计的必谈项。能量每次判决：锁存是充放电动作，功耗正比时钟频率，与连续时间的静态功耗形成对照——快照式工作 vs 常开式工作。

三、迟滞与失调消除：两味常备药

迟滞：输入叠加噪声在阈值附近抖动时，比较器会反复翻转。引入正反馈使上行阈值高于下行阈值（差值即迟滞窗口），噪声小于窗口就一次判决成功。窗口宽度按噪声峰峰值两倍取，音频检测取几十毫伏，工业开关量取几百毫伏。施密特触发器是单管版，运放版用正反馈电阻网络，窗口等于输出摆乘反馈比。

失调消除：比较器失调五到十毫伏，对12位ADC（LSB约0.3毫伏）完全不可接受。自动校零分两相：校零相把输入短路，比较器接成单位增益环，失调被采样到耦合电容上；判决相接入真实信号，电容上的失调电压恰好抵消管子失调——残余失调降到0.1到0.5毫伏，代价是时钟馈通残余与电荷注入（第6章的主要课程）。输入失调存储与输出失调存储两种接法的差别：前者把失调存在输入耦合电容，信号与失调一起被预放增益放大、动态范围紧张；后者存在级间电容，动态范围友好但残余稍大。斩波方案也能用，但比较器本就是时钟域器件，校零是更自然的选择。

图：连续时间与锁存比较器的判决过程对照

四、数值演练：给一个8位快闪ADC配比较器

时钟50兆赫兹、半周期10纳秒留给判决。锁存tau取C除gm，节点电容50飞法、gm取0.5毫西得tau等于0.1纳秒，从0.5毫伏初始差长到0.6伏需0.1乘ln(1200)约0.72纳秒，加预放建立2纳秒，总延迟约3纳秒，占半周期三分之一，可行。失调项：锁存裸失调10毫伏对8位、1伏满量程的LSB（约4毫伏）不合格——上自动校零：预放级间电容0.5皮法，校零相残余失调压到0.3毫伏，欠一个LSB的三分之一，合格。回踢：预放增益10倍把锁存回踢衰减20分贝，输入网络配对消电容再降一半。功耗：锁存每翻转搬约C乘V乘f等于50飞法乘1.8伏乘50兆赫兹约4.5微瓦，64个比较器共约0.3毫瓦——数字说明快闪的功耗账都在比较器阵列上（7.2节续）。

💡 关键直觉：比较器设计的一切技巧都在管理"判决前的暂态"——线性爬坡的延迟不等、指数再生的回踢、校零相的电荷注入。抓住暂态这个词，比较器的文献就好读了。

本节要点回顾

• 本质：增益大到把任何输入推饱和的开环链，与运放的差别是"放弃线性、追求判决"
• 连续时间胎记：延迟与输入幅度成反比（渡越时间效应），静态功耗常开
• 锁存本质：交叉耦合正反馈指数放大，判决时间约tau乘ln(满摆除初始差)，对幅度只取对数
• 锁存三税：回踢噪声、大失调（5到20毫伏）、亚稳态风险（数字侧留余量）
• 迟滞窗口：按噪声峰峰值两倍取，上行与下行阈值分开
• 自动校零：校零相采样失调到耦合电容、判决相抵消，残余0.1到0.5毫伏，ADC前置必备

延伸：比较器的系统接口三件事

比较器不是孤立的电路，它与数字侧的接口有三件事要谈妥。第一件，判决输出的整形：锁存输出在亚稳态窗口可能输出非单调沿，数字侧要么用两拍同步器兜底，要么规定最短输入差（超过此差才保证单拍判决），系统设计者要知道这条底线并留裕量。第二件，时钟相位与消隐：校零相与判决相的时钟要与前级S/H的保持相对齐——比较器在保持相中段采样判决，避开建立瞬态；输出在切换毛刺期间加消隐门控，防止数字逻辑误计数。第三件，迟滞与系统精度的冲突：迟滞窗口是刻意的死区，控制环里的比较器加迟滞等于给环路加死区非线性，可能引起极限环振荡——迟滞用在开环判决（阈值检测）是良药，用在闭环过零检测要慎重。

这三件事合并成一句忠告：比较器的规格表里除了失调与延迟，还应有三行——最短可靠输入差、采样窗位置、迟滞窗口值。没有这三行，系统集成的第一次联调就会翻车。

• 补一条接口清单：最短可靠输入差、采样窗位置、迟滞窗口值，三行进规格表