5.2.1 开环比较器与动态比较器

文档摘要

5.2.1 开环比较器与动态比较器在模拟与混合信号集成电路设计的精密疆域中，比较器从来不是教科书里那个被轻描淡写带过的“电压判别单元”。它是一道无声的闸门，是ADC采样决策的神经末梢，是锁相环中相位判决的秒针，是高速SerDes接收机里眼图张开的瞳孔。而当我们真正俯身于版图之上、示波器探头之下、仿真波形之中，就会发现：开环比较器与动态比较器并非两种并列的“方案选择”，而是同一枚硬币在时间维度与能量维度上的两面映像——一面刻着静态偏置的确定性，一面铸着时序控制的瞬态锋芒。你是否曾在12位逐次逼近型ADC（SAR ADC）中，反复遭遇建立时间不足导致的DNL跳变？是否调试过一个标称500 MHz采样率的流水线ADC，却在输入频率超过200 MHz时，输出FFT中突然浮现出无法归因的谐波杂散？