5.3 振荡器：正弦与张弛的两条路线

5.3 振荡器：两条路线，两种噪声命运

本节摘要：振荡器分两条路线对照：环形振荡器用奇数级反相器首尾相接，频率由级延迟决定（每级约0.7除fT量级），面积小、调谐范围宽（倍频程以上），但相位噪声差（每10倍频偏移负90到负110 dBc/Hz量级）；LC振荡器用电感电容谐振槽定频，相位噪声好一到两个数量级（负110到负140 dBc/Hz），但电感占面积、调谐范围窄（正负百分之二十）。本节推导环形频率公式、LC的起振条件与压控接口，解释相位噪声为什么差在Q值。

第6章开关电容电路要时钟、第7章奈奎斯特率要节拍、通信系统要载波——振荡器是模拟系统的钟。它的两条路线之争本质是"时间常数用延迟还是用谐振"。

一、环形振荡器：延迟的循环接力

奇数级反相器首尾相接，信号绕圈一圈累积180度奇数倍相移且环路增益大于1，即自激。振荡周期等于2乘N乘td（N为级数、td为每级延迟），频率等于1除以2Ntd。延迟由节点RC决定，用压控电流源给每级供电，电流减小则延迟拉长——频率随控制电压近平方根或线性变化，压控范围轻松超过一个倍频程，这是环形最大的卖点。功耗随频率线性走，省电模式下把电流压到微安级、频率掉两个数量级，适合处理器时钟这类宽范围需求。

环形的三宗罪来自同一物理：谐振回路换成RC延迟链，Q值约1。相位噪声公式里品质因数在分母上取平方，Q从10掉到1意味着噪声恶化20分贝——0.18微米工艺的环形在1兆赫兹频偏处典型负90到负100 dBc每赫兹，通信本振基本不合格。多相输出倒是天然福利：N级环的各级输出就是N个等距相位，正交互馈（I/Q）信号白拿，这是LC要花额外代价才能获得的。

二、LC振荡器：谐振槽里的能量守恒

片上螺旋电感并联可变电容（反偏二极管或开关电容阵列）构成谐振槽，负阻补偿损耗维持振荡。起振条件：负阻管的等效负阻小于槽路寄生电阻（跨导要够大）；振荡幅度由非线性限幅自然稳定在电源轨附近。频率等于1除以2π根号LC，1纳亨电感配1皮法电容谐振在约5吉赫兹。调谐：变容管连续调谐范围约正负百分之十五，开关电容阵列分档再加细调，合计正负百分之二十五到三十，与环形的倍频程相比窄得多。相位噪声：Q等于感抗除串联电阻，片上电感Q约5到10（对称电感加接地屏蔽可到12），相位噪声在1兆赫兹频偏做到负110到负120 dBc每赫兹，键合线电感或片外元件能再好一档。

两条路线的账本对照：

三、张弛振荡器与基准化：把频率钉到电阻上

第三种常见形态是张弛振荡器：电容在两个阈值间充放电，比较器（5.2节）翻转方向，输出方波。频率等于电流除以2乘C乘阈值差——把电流换成带隙基准电压加电阻的PTAT电流，频率就与电源和温度基本无关，精度做到百分之一到千分之一，是MCU的看门狗与实时钟的常客。它其实是"振荡器与基准源的合作样板"：5.1的电流锚加5.2的比较器判决加一个积分电容，三个部件拼出一颗1兆赫兹、千分之一精度的片上钟。迟滞窗口由带隙分压给出，失调消除技术直接搬来用。

抖动与相位噪声的换算值得记一次：抖动有效值等于相位噪声谱在感兴趣的带宽内积分后开根号除以2πf0。采样系统（第6章）关心的是孔径抖动——1皮秒抖动在100兆赫兹输入频率下SNR上限约44分贝，时钟噪声直接吃掉ADC两位精度，所以高速采样钟几乎一律上LC或差分环形加片内滤波。

图：环形与LC振荡器结构对照

四、乘法器：非线性运算的一笔带过

同属"非线性模拟电路"的还有吉尔伯特乘法器：差分对小信号的本征乘法特性（两输入的跨导相乘）加上预失真处理，实现四象限电压相乘，用于混频、AGC与调制。它的核心单元——差分对加尾调制——与振荡器里的耦合对同宗，都在"跨导随大信号摆动"这件事上做文章。锁相环把乘法器（鉴相）与振荡器（受控节拍）闭环串起来，用环路增益把振荡器的相位钉到参考钟上——相位噪声按环路带宽分配，这是通信物理层的标准课，此处作为通向第9章混合信号系统的接口提一笔。

⚠️ 常见坑：环形振荡器仿真出的频率直接当设计值。级延迟随工艺角能漂正负百分之四十，温度再漂百分之二十——环形必须闭环锁相或出厂校准才可用作绝对频率；LC同样有工艺散布但小得多，靠开关电容阵列修调。另一坑是电感正下方走数字线：衬底耦合让相位噪声谱长毛刺，电感底下接地屏蔽层是版图铁律（第8章）。

本节要点回顾

• 环形：频率等于1除以2Ntd，倍频程调谐、天然多相、面积小，Q约1噪声差
• LC：谐振定频，Q约5到12相位噪声好一到两个数量级，面积与调谐范围是税
• 张弛：电流充电容加比较器，配带隙电流得千分之一级频率精度，MCU钟的常客
• 抖动换算：1皮秒抖动在100兆赫兹输入下SNR上限约44分贝，高速采样钟必须低抖动
• 乘法器与锁相环：跨导调制的本征乘法加闭环鉴相，把振荡器相位钉到参考上

延伸：把振荡器装进系统的两条军规

第一条军规关于负载。振荡器的输出缓冲不是可有可无的装饰：直接挂负载（逻辑门、时钟树）会把负载变化与噪声经谐振槽牵引频率，正确做法是经过一到两级缓冲隔离，缓冲自身的电源也要与谐振槽分开过滤。环形振荡器的各级供电更是要单独去耦——尾电流被电源纹波调制就是相位噪声的直接来源。第二条军规关于频率牵引与后校准：任何振荡器的裸频率都有百分之几到几十的散布，系统层要么锁相（有参考钟时）、要么出厂校准（一次性标定存熔丝或flash），要么用第5.1节的基准电流做张弛架构。三选一必须明确，指望裸振荡器直接达标是新手项目的经典翻车点。

时钟信号的分配网络本身也是模拟对象：时钟树的每级缓冲加抖动，长走线的损耗与反射劣化边沿（慢边沿放大抖动敏感度），分叉不对称造成时钟偏斜。把时钟树当成一条模拟信号链来对待——等长走线、差分传输关键段、低噪声缓冲——是混合信号版图与系统设计交界处的必修课，第8章与第9章会从各自视角再次碰到它。

• 补两条军规：输出必经缓冲隔离，频率必须锁相或校准，三选一不得空缺