6.3.1 底板采样（Bottom-plate Sampling）技术

文档摘要

6.3.1 底板采样（Bottom-plate Sampling）技术在模拟-数字混合信号系统的设计疆域中，采样保持（S/H）电路绝非一个被教科书轻描淡写带过的“过渡环节”——它是连接连续世界与离散世界的第一道闸门，是ADC前端精度的决定性瓶颈，更是高速高分辨率转换器中工程师反复推演、亲手调试、甚至彻夜守候的“神经末梢”。而当我们把目光聚焦于6.3.1节——底板采样（Bottom-plate Sampling）技术时，我们面对的已不是一种“可选的拓扑”，而是一种在深亚微米CMOS工艺下，为对抗沟道电荷注入（channel charge injection）、时钟馈通（clock feedthrough）与栅极耦合非线性等物理顽疾所演化出的精密电荷操控范式。