2.3 激励源描述：从 DC 到 PWL

2.3 激励源描述：从 DC 到 PWL

本节摘要：独立源 V 与 I 支持 DC、AC、瞬态三种描述叠加，瞬态部分由 PULSE、SIN、PWL、EXP、SFFM 五类函数生成。本节逐一给出参数模板与波形几何的对应关系，并用方波激励 RC 电路的实例演示"同一张网表，三种分析各取所需"的设计。

信号从一句话开始

真实电路的输入从来不是理想直流：时钟是带边沿的方波，传感器输出是叠加噪声的正弦，电源上电是带斜坡的爬升。SPICE 用一套函数式的瞬态描述语法覆盖这些场景，全部写在源卡的后半段。关键的理解是：一张源卡可以同时携带三种信息，直流值给 .OP 与 .DC 用，交流幅值给 .AC 用，瞬态函数给 .TRAN 用，互不干扰：

V1  in  0  DC 0  AC 1  SIN(0 0.1 1k)
​

这一行告诉仿真器：直流偏置为零伏，交流分析时幅值一伏，瞬态分析时输出幅值零点一伏、频率一千赫的正弦。跑哪类分析就取哪段描述，这就是为什么老工程师的网表里源卡往往写得很长——不是啰嗦，而是一份源卡伺候所有分析。

PULSE：数字世界的标准激励

脉冲源的完整语法是 PULSE(V1 V2 TD TR TF PW PER)，七个参数依次是起始电平、峰值守电平、延迟、上升时间、下降时间、脉宽、周期。模拟一个占空比一半、频率一百千赫的时钟：

Vclk  clk  0  PULSE(0 3.3 10n 2n 2n 4.98u 10u)
​

翻译成几何语言：信号先保持零电平十纳秒，然后花两纳秒爬到三点三伏，维持四点九八微秒，再花两纳秒落回零，整个周期十微秒。注意上升时间不为零是刻意的：理想阶跃（上升时间填零）在瞬态仿真里会产生无限大的一阶导数，轻则逼得仿真器把步长切到极小，重则直接不收敛。给边沿留一两个纳秒，既贴近真实驱动器的行为，又对求解器友好——这是波形定义的第一个工程习惯。

SIN 与 EXP：模拟世界的常客

正弦源语法 SIN(VO VA FREQ TD THETA PHASE)，常用前四个：直流偏置、幅值、频率、延迟。幅值指的是峰值而不是有效值，写一百毫伏有效值的信号要填零点一四一伏左右——新手常在这里吃掉百分之三十的增益。指数源 EXP(V1 V2 TD1 TAU1 TD2 TAU2) 天生为上电波形服务：先保持 V1，TD1 后按时间常数 TAU1 充向 V2，TD2 后再按 TAU2 放回，两个指数段的组合足以拟合大多数缓启动过程。

PWL：万能的分段直线

前几种函数覆盖不了的波形，统统交给分段线性源 PWL：给出"时刻、电平"坐标对，仿真器在相邻点之间画直线。梯形波、三角波、模拟 DAC 输出的台阶、甚至从测量仪器导出的真实波形（人工采样成坐标对），都能用它表达：

Vramp  rmp  0  PWL(0 0  1m 1.8  1.01m 0  2m 0)
​

这行描述的是：从零爬到一点八伏用时一毫秒，十微秒内骤降到零，之后保持。PWL 的唯一限制是点数太多时网表冗长，且相邻点斜率剧烈变化会拖慢瞬态步长——能用 PULSE 与 SIN 表达的，优先用函数，PWL 留给真正不规则的波形。五类瞬态函数的速查表如下：

图：五类瞬态激励源的波形形状

实战：一个方波打穿三种视角

把 PULSE 源接到 RC 低通上，一场分析接力就能看出源设计的价值：

* 方波激励下的 RC 低通
V1  in  0  PULSE(0 1 0 10n 10n 499u 1m)
R1  in  out 1k
C1  out 0  100n
.TRAN 0.5u 2m
.PLOT TRAN V(in) V(out)
.END
​

输入是毫秒级周期的慢方波，输出则是熟悉的指数充放电圆角波形。同一电路，把源换成 AC 1 再跑 .AC，得到频域的一阶滚降曲线；换成 DC 扫描，得到一条平直的零频响应线。电路没变，变的是提问方式——这正是三大分析的灵魂，第 3 章会把这个例子一路推到底。

💡 值得养成的习惯：为常用激励建立自己的语句模板库。新项目开工时复制模板改参数，比每次查手册重写快得多，也避免了 PULSE 七个参数填错位的低级失误——那可是能让人查一下午的失误。

本节要点回顾

• 三段叠加：一张源卡同时携带 DC、AC、瞬态描述，各分析自动各取所需。
• PULSE 七参数：初值、峰值、延迟、上升、下降、脉宽、周期，边沿别填零。
• SIN 幅值是峰值：有效值与峰值差根号二倍，混淆直接损失三成读数。
• PWL 是万能兜底：坐标对表达任意折线，但能用函数就别用 PWL。

语法课到此结业。下一章带着这些积木进入正题：DC、AC、TRAN 三大分析的完整实战。

问题：内阻要不要建模，什么时候要

看它相对电路阻抗的大小。给运放供信号的传感器、给时钟供能的晶振输出级，内阻常在百欧量级，与负载可比时必须串进去——否则增益与带宽都会偏乐观。而给功率级供电的稳压源，毫欧级内阻在信号路径里可以忽略。判断口诀：源内阻与它驱动的阻抗相差十倍以上时可省略，同一量级时必须建模。

问题：两个源能不能串联叠加

能，而且常用于构造"直流偏置加交流扰动"的复合激励：一只源给直流工作点，另一只同节点注入小信号或噪声波形。交流分析只看 AC 属性、瞬态分析只看时域函数，两路激励互不打架。这个技巧在测电源抑制比、纹波传导时几乎是标准配置，第 3 章的实战里会再次出现。

问题：PWL 的数据点太多怎么办

两条路：一是预处理压缩，把测量得到的波形按变化率抽点，平坦段留稀疏点、边沿处加密，几百点通常够用；二是改用文件加载，多数工具支持从外部数据文件读入分段线性坐标，网表里只留一行引用。把示波器抓到的真实波形喂进仿真，是验证电路"抗实际信号能力"的常见做法，值得学会。

动手实验单

本节安排三个十五分钟级的小实验：给正弦源分别设有效值与峰值两种口径的幅值，对比输出幅度差多少，体会根号二的代价；把 PULSE 的上升时间从两纳秒改成零，观察瞬态仿真时间如何被拖长，亲历理想边沿的数值代价；用 PWL 拼一个三角波驱动 RC 电路，看电容电压的"圆化"效果。三个实验做完，激励源这章就算真正过关。