文档摘要

7.2.1 SPICE 与 Verilog/VHDL 的协同仿真 (Co-simulation) 在混合信号芯片设计的深水区，工程师常会遭遇一种令人窒息的“时域撕裂感”：一边是SPICE仿真器里毫微秒级连续时间波形的潺潺流淌——MOSFET沟道电荷的瞬态堆积、寄生电容的指数充放、运放输入级的亚阈值漏电流如雾气般弥漫；… 会员。《7.2.1 SPICE 与 Verilog/VHDL 的协同仿真 (Co-simulation)》收录于灏天文库文集《SPICE 电路仿真》，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。文档编号61794。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---