文档摘要

3.1 布局布线与时钟树 本节摘要：后端把网表变成 GDS 坐标。布图规划决定 IP、宏、IO 与电源骨架；放置给每个标准单元一个合法站点；时钟树综合把理想时钟变成带延迟和偏斜的真实树；全局与详细布线在金属层上兑现连接。闭环是：布完就提取，提取完就分析，分析完打回放置或 CTS。布尔代数在这里让位给 RC 与拥塞。 会员。《3.1 布局布线与时钟树》收录于灏天文库文集《VLSI超大规模集成电路设计》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/854-vlsi%E8%B6%85%E5%A4%A7%E8%A7%84%E6%A8%A1%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流