文档摘要

6.2 面向 AI 加速器的实现 本节摘要：大模型与 HPC 把冯·诺依曼式“搬运工架构”推到墙边：能量大量花在搬数据而不是乘加。加速器 VLSI 把计算图映射成脉动阵列、近存层次和确定数据流，而不是在通用核上再挂一个 NPU 名称。EDA 侧用学习模型预测拥塞与时序，缩短放置迭代，但签核仍以物理分析为准。本节按能交付的数据流通路写。 会员。《6.2 面向AI加速器的实现》收录于灏天文库文集《VLSI超大规模集成电路设计》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/854-vlsi%E8%B6%85%E5%A4%A7%E8%A7%84%E6%A8%A1%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流