2.1.2.1 肖特基势垒高度调制

文档摘要

2.1.2.1 肖特基势垒高度调制肖特基势垒高度调制：不是“调”出来的，是“锁”出来的——一个被反复误读的界面工程真相你有没有在凌晨三点盯着示波器上那条微微抖动的漏电流曲线，心里发问：为什么同样用TiN做电极、同样用AlGaN/GaN异质结、同样走标准PECVD钝化流程，隔壁组的SBD关断漏电比你低两个数量级？为什么你优化了十轮退火温度，势垒高度Φ Bn 却像被钉在1.12 eV不动？为什么XPS测出的界面态密度D it 明明压到了3×10 11 cm −2 eV −1 ，I-V测试里还是能清晰看到热电子发射与隧穿并存的双斜率特征？这不是工艺漂移。这不是材料批次问题。这是你正在用“体相思维”操控一个本质上属于“原子界面”的物理量——肖特基势垒高度Φ Bn 。