2.1.3 阈值电压 (Vt) 对延时的影响与多 Vt 策略

文档摘要

2.1.3 阈值电压 (Vt) 对延时的影响与多 Vt 策略在数字电路的物理实现世界里，阈值电压 $ Vt $ 从来不是教科书里那个静止、理想的常数——它是一条流动的河，随温度起伏、随工艺漂移、随沟道长度缩放、随体偏置涨落，更在你签核时悄悄改写关键路径的延时预算。当综合工具报告“WNS = -0.12ps”，而你翻遍时序报告却找不到明显违例单元，问题往往就藏在 $ Vt $ 的微小偏移中：一个标准单元的 $ Vt $ 偏离标称值 ±30mV，其驱动能力可能变化达 18%，延时波动可超 15%——这已远超典型时序余量（typical margin）的容忍边界。这不是理论推演，而是我们在 7nm FinFET 工艺下真实踩过的坑。