3.2.3 最大/最小延迟约束 (Set_max_delay, Set_min_delay)

文档摘要

3.2.3 最大/最小延迟约束 (Setmaxdelay, Setmindelay) 在数字电路的时序世界里，有一条看不见却无处不在的铁律：信号必须在正确的时间抵达正确的地点，早不得，晚不得，差一皮秒，系统就可能崩溃。这不是危言耸听——当一颗7nm工艺的SoC在3GHz频率下运行，其时钟周期仅为333ps；而一条跨模块路径上，金属互连延迟、单元库PVT变异、串扰噪声、温度梯度引起的传播时间偏移，叠加起来往往已达数十皮秒量级。此时，“信号该什么时候到”早已不是经验估算的问题，而是一场毫厘之间的精密博弈。而在这场博弈中，与，正是设计者手中最锋利、也最容易误伤自己的两把双刃剑。